면적 미세화기술 한계 보완할 대안…집적도 ↑ 비용 ↓

고층 건물로 토지의 이용 효율을 높이듯이 반도체 분야에서도 3차원 구조 칩이 2차원의 제한된 칩 면적
미세화기술 한계를 보완할 대안으로 제시되고 있다.

3차원 구조는 기존 패키징 분야에서 이용됐으나 각종 단자가 반도체 칩의 한쪽 면에만 배치되어 배선이
복잡하고 여러 칩들의 신호 단자를 와이어 본딩으로 전기적으로 연결해야 해서 칩이 커지고 전력소모가
크다는 문제점이 있었다.

이를 해결하기 위한 반도체 기판 재료인 실리콘에 수직으로 관통하는 전극을 형성해 고층 건물의 엘리베
이터와 같은 신호전달 경로를 제공하는 TSV(Through Silicon Via) 기술이 개발되고 있다.

특허청은 TSV 관련 기술의 특허출원은 2003년부터 2008년까지 6년간 111건이 출원되었는데 2003년 7건에
서 2008년에는 39건으로 크게 늘어났다고 밝혔다.

TSV 기술은 반도체 회로의 집적도, 동작 속도를 높이고 전력소모는 줄이는 효과와 함께 제조 비용도 낮
추는 장점이 있다.

현재 IBM과 Intel에서 다중 프로세서 코어를 가진 칩 개발에 적용하고 있으며 NAND 플래시 메모리 분야
경쟁자인 삼성전자와 도시바도 TSV 기술을 이용한 3차원 셀 개발경쟁이 치열하다고 특허청은 밝혔다.

특허 출헌의 국가별 비율은 한국이 63%, 일본이 32% 그리고 미국이 5%를 차지하고 있다. 우리나라는 지
난 2006년부터 TSV 기술을 본격 개발해 기술 선점에 대한 초기 노력이 경쟁국에 비해 다소 늦은 편으로
＂반도체 강국의 위상을 이어가기 위해서 관련 업계의 지속적인 기술 개발노력이 절실하다＂고 특허청
은 말했다.

문의: 특허청 반도체심사과 042-481-5771


| 특허청 | 등록일 : 2010.01.11



[출처]대한민국정책포털